台积电认为遵循摩尔定律有利可图

  硅金矿：与GlobalFoundries不同，台积电认为遵循摩尔定律有利可图。

  近年来，继续缩小晶体管的特征尺寸变得更昂贵和棘手，以至于只有四家逻辑芯片制造商——GlobalFoundries、英特尔三星和台积电——计划继续投入数十亿美元进行更小尺寸晶体管的研发。如今，这一些企业的数量已经减少，剩下的公司的时间表也在向后调整。但是，不要认为摩尔定律已经全面终结。如果你不缺钱，你现在可能手里有至少两部智能手机，它们就是摩尔定律尚有势力范围的证据。而且，在没有缩小晶体管的情况下提高性能的新方法似乎即将出现。

  今年8月，GlobalFoundries宣布停止前沿芯片制造工艺的开发。该公司曾计划转移到7纳米节点，然后开始使用极端紫外光刻技术（EUV）来降低这一工艺的成本。实现7纳米节点之后，它将会开发出更先进的光刻技术，去实现5纳米和3纳米节点。尽管在位于纽约州马尔他的Fab 8工厂安装了两台EUV机器，但所有这些计划现在都无限期搁置，公司甚至有可能将EUV系统卖回给它们的制造商ASML Holding。

  GlobalFoundries首席技术官Gary Patton表示：“我们都盯着这些数字，很明显，对那些前沿的产品来说，投资回报持续降低。”最终，公司高管选择了利润率。

  GlobalFoundries并不是唯一一家在新工艺的研发上苦苦挣扎的公司。英特尔今年早一点的时候透露，它将10纳米工艺的量产时间推迟到了2019年。（英特尔的10纳米工艺被认为大致相当于其他公司的7纳米工艺。）这让该公司两个制造节点之间的时间间隔拉长到了5年。

  不过，对于台积电来说，向7纳米技术的转移显然进展顺利。在今年9月份的一次活动中，苹果高管表示，新款iPhoneXs和Xs Max将是首款采用7纳米制造技术制造的处理器。几周前，华为推出了自己的7纳米智能手机处理器，该款处理器将在iphone上市几周后随着华为新款手机的上市而正式亮相。而台积电是真正的赢家：它为这两家公司生产芯片。

  台积电4月份开始批量生产7纳米芯片，并看好其进一步推进的计划。台积电主席Mark Liu在9月份对2018年***国际半导体展览会的与会者表示，“尺寸将继续缩小到3纳米和2纳米。”与此同时，竞争对手三星正在向今年晚些时候或2019年初商业量产7纳米芯片推进。

  当然，并不是所有的竞争都围绕着7纳米工艺。采用非前沿技术的晶圆厂正在扩张，新的晶圆厂正在建设中。根据行业协会SEMI发布的《世界晶圆厂预测报告》（World Fab Forecast Report），在2018年，芯片制造设备的支出将增长14%，达到628亿美元，晶圆厂建设的投资将达到170亿美元，超过过去四年的增长。

  但真有谁需要晶体管缩小吗？除了努力爬上摩尔定律的阶梯之外，还有别的用以获得更好的性能的方法。

  DARPA的电子复兴计划资助了一个耗资6100万美元的项目，该项目计划通过利用单片3D集成技术，使得以用了数十年之久的旧制造工艺制造出来的芯片能与以目前最先进的技术所制造出来的芯片相媲美。该项目以位于明尼苏达州布卢明顿的90纳米硅工厂SkyWaterTechnology Foundry为中心。该技术基于一种将碳纳米管晶体管和存储器构建在普通CMOS逻辑芯片之上的工艺。“如果一切都按计划进行，将标准重新设回90纳米，那么我们就能持续扩大生产规模。”SkyWater总裁Tom Sonderman说。

  另一个解决方案来自总部在硅谷的Atomera。该公司开发出了一种技术，能大大的提升晶体管的速度，减少同一芯片上器件之间的可变性，并通过使这一些器件保持“年轻”状态来提高这一些器件的可靠性。它涉及到在晶体管硅的表面下面埋下原子般薄的氧层。Atomera预计这种名为Mears Silicon Technology（MST）的方法能给芯片设计者一个机会，让他们在不需要缩减晶体管体积的情况下改进系统。该公司总裁兼首席执行官Scott Bibaud说：“它能够适用于所有不同的工艺节点——从传统的模拟到现在仍处于开发阶段的节点。”

  文章出处：【微信号：IEEE_China，微信公众号：IEEE电气电子工程师】欢迎添加关注！文章转载请注明出处。

  比较 /

  ，即晶体管随着工艺的每次缩小而变得更便宜、更快——正在让芯片制造商疯狂。

  ？ /

  电子发烧友网报道（文/吴子鹏）几年前，全球半导体产业的重心还是如何延续

  ，在材料和设备端进行了大量的创新。然而，受限于工艺、制程和材料的瓶颈，当前

  微缩挑战需要芯片布线和集成的新方法 /

  ，专家绞尽脑汁想尽各种办法，包括改变半导体材料、改变整体结构、引入新的工艺。但毋庸置疑的是，

  在近几年逐渐放缓。10nm、7nm、5nm……芯片制程节点越来越先进，芯片物理瓶颈也慢慢变得难克服。

  的拐点 /

  是指集成电路上可容纳的晶体管数目，约每隔18-24个月便会增加一倍，而成本却减半。这个

  ，下一代芯片如何创新？ /

  的预测。佐治亚理工学院的微系统封装研究指出，2004年每平方厘米约有50个组件，到2020年，组件密度将攀升至每平方厘米约100万个组件。

  是如何消亡的？ /

  是近半个世纪以来，指导半导体行业发展的基石。它不仅是技术进步的预言，更是科技领域中持续创新的见证。要完全理解

  的影响和意义，首先一定要了解它的起源、内容及其对整个信息技术产业的深远影响。

  ? /

  来源：半导体芯科技编译 CEA-Leti和英特尔宣布了一项联合研究项目，旨在开发二维过渡金属硫化合物（2D TMD）在300mm晶圆上的层转移技术，目标是将

  时代新赛道—硅光子芯片技术 /

  自问世以来就是半导体行业的最高目标，正是基于该目标，电子设备变得更快速、高效且便宜，然而随着集成电路的尺寸越来越小，

  ：每年单位面积内的晶体管数量会增加一倍，性能也会提升一倍。这在某种程度上预示着，在相同价格的基础上，能获得

  失效，芯片性能提升遇瓶颈 /

  ：集成电路上可以容纳的晶体管数目在大约每经过18个月到24个月便会增加一倍。 这就预示着，最多每两年，集成电路的性能会翻一倍，同时价格也会降低一半。

  AMD Versal AI Edge自适应计算加速平台之PL通过NoC读写DDR4实验(4)

  AMD Versal AI Edge自适应计算加速平台之PL LED实验（3）

  使用Altera Interface Planner高效设计FPGA引脚布局

  I.MX6ULL-飞凌 ElfBoard ELF1板卡- 移植zbar的方法